포항공대 정성준·조길원 교수 공동연구팀, 3D 프린팅 기술로 반도체 소자 맞춤·대량 생산
[보안뉴스 박미영 기자] 3D 프린터 인쇄 공정을 통해 이제 반도체도 만들 수 있게 됐다. 국내 연구팀은 그동안 얇게만 만들었던 반도체 인쇄 기술에 3D 프린팅 기술을 접목해 전자소자와 회로를 3차원으로 쌓아 올려 인쇄해 냈다. 이때 사용된 기술은 유기인쇄전자 기술인데, 신문을 인쇄하듯 프린팅 기술로 전자소자와 회로를 맞춤형으로 대량 생산할 수 있는 혁신적인 기술이다. 하지만 인쇄 패턴 기술의 한계로 집적도가 낮아 상용화는 힘들었다.
포항공대 창의IT융합공학과 정성준 교수·권지민 박사, 화학공학과 조길원 교수팀은 일본의 야마가타 대학교의 토키토 교수 연구진과의 협업을 통해 3D 프린팅 기술을 사용해 플렉시블(유연)한 플라스틱 기판 위에 인쇄된 반도체 소자를 지속적으로 쌓아 올려 세계 최고 집적도의 인쇄형 플렉시블 반도체 회로를 구현하는 데 성공했다. 또 소비전력을 낮추고 최대 전류를 높이는 등 인쇄형 트랜지스터 성능을 극대화해 더욱 기대를 모으고 있다.
그동안 유기 반도체 분야는 트랜지스터 사이즈가 크고 집적도가 낮아 상용화에 어려움이 있었다. 연구팀은 단 하나의 게이트로 이뤄진 단일 박막트랜지스터를 평면적으로 인쇄했기 때문에 집적도가 낮다는 데 집중했다. 세계 최초로 서로 돕는 양방향 구조의 듀얼 게이트 트랜지스터를 3차원으로 쌓아올려 다양한 3차원의 디지털 논리회로를 제작했다. 이 듀얼 게이트 소자구조를 도입하면 인쇄형 트랜지스터의 성능이 극대화되면서 게이트를 하나만 사용했을 때에 비해 2배 이상의 전류가 흐르고 동작이 빨라지는 등 효율이 좋아진다.
이렇게 3차원 적층 기법을 통해 플라스틱 위에 전자소자와 회로를 쌓으면 반도체의 집적도를 비약적으로 높일 수 있어서 많은 수의 트랜지스터가 필요한 유연 전자 회로의 상용화에 크게 기여할 수 있을 것으로 기대된다. 특히 2년마다 반도체 집적도가 2배 증가한다는 실리콘 트랜지스터 분야의 무어의 법칙처럼 인쇄형 박막트랜지스터에서도 지속해서 집적도 증가를 이룰 수 있음을 증명해 냈다. 또 공정 온도가 낮아서 공정 비용도 적고, 웨어러블 전자 기기에 빠르고 쉽게 활용이 가능해 이 분야 상용화에 도움을 줄 것으로 기대된다.
정성준 교수는 “차세대 기술 중 하나로 손꼽히고 있는 인쇄형 플렉시블 박막 트랜지스터를 3차원으로 집적하는 데 성공해 이를 통해 인쇄형 반도체의 지속적 기술 성장 계기를 세계 최초로 증명해 보였다”며 연구의 의의를 밝혔다.
한편 이번 연구 결과는 네이처 자매지 네이처 커뮤니케이션즈에 최근 게재됐으며, 과학기술정보통신부의 IT명품인재양성사업과 글로벌프론티어사업·나노 기반 소프트일렉트로닉스센터의 지원을 받아 수행됐다.
[박미영 기자(mypark@boannews.com)]
[보안뉴스 박미영 기자] 3D 프린터 인쇄 공정을 통해 이제 반도체도 만들 수 있게 됐다. 국내 연구팀은 그동안 얇게만 만들었던 반도체 인쇄 기술에 3D 프린팅 기술을 접목해 전자소자와 회로를 3차원으로 쌓아 올려 인쇄해 냈다. 이때 사용된 기술은 유기인쇄전자 기술인데, 신문을 인쇄하듯 프린팅 기술로 전자소자와 회로를 맞춤형으로 대량 생산할 수 있는 혁신적인 기술이다. 하지만 인쇄 패턴 기술의 한계로 집적도가 낮아 상용화는 힘들었다.
포항공대 창의IT융합공학과 정성준 교수·권지민 박사, 화학공학과 조길원 교수팀은 일본의 야마가타 대학교의 토키토 교수 연구진과의 협업을 통해 3D 프린팅 기술을 사용해 플렉시블(유연)한 플라스틱 기판 위에 인쇄된 반도체 소자를 지속적으로 쌓아 올려 세계 최고 집적도의 인쇄형 플렉시블 반도체 회로를 구현하는 데 성공했다. 또 소비전력을 낮추고 최대 전류를 높이는 등 인쇄형 트랜지스터 성능을 극대화해 더욱 기대를 모으고 있다.
그동안 유기 반도체 분야는 트랜지스터 사이즈가 크고 집적도가 낮아 상용화에 어려움이 있었다. 연구팀은 단 하나의 게이트로 이뤄진 단일 박막트랜지스터를 평면적으로 인쇄했기 때문에 집적도가 낮다는 데 집중했다. 세계 최초로 서로 돕는 양방향 구조의 듀얼 게이트 트랜지스터를 3차원으로 쌓아올려 다양한 3차원의 디지털 논리회로를 제작했다. 이 듀얼 게이트 소자구조를 도입하면 인쇄형 트랜지스터의 성능이 극대화되면서 게이트를 하나만 사용했을 때에 비해 2배 이상의 전류가 흐르고 동작이 빨라지는 등 효율이 좋아진다.
이렇게 3차원 적층 기법을 통해 플라스틱 위에 전자소자와 회로를 쌓으면 반도체의 집적도를 비약적으로 높일 수 있어서 많은 수의 트랜지스터가 필요한 유연 전자 회로의 상용화에 크게 기여할 수 있을 것으로 기대된다. 특히 2년마다 반도체 집적도가 2배 증가한다는 실리콘 트랜지스터 분야의 무어의 법칙처럼 인쇄형 박막트랜지스터에서도 지속해서 집적도 증가를 이룰 수 있음을 증명해 냈다. 또 공정 온도가 낮아서 공정 비용도 적고, 웨어러블 전자 기기에 빠르고 쉽게 활용이 가능해 이 분야 상용화에 도움을 줄 것으로 기대된다.
정성준 교수는 “차세대 기술 중 하나로 손꼽히고 있는 인쇄형 플렉시블 박막 트랜지스터를 3차원으로 집적하는 데 성공해 이를 통해 인쇄형 반도체의 지속적 기술 성장 계기를 세계 최초로 증명해 보였다”며 연구의 의의를 밝혔다.
한편 이번 연구 결과는 네이처 자매지 네이처 커뮤니케이션즈에 최근 게재됐으며, 과학기술정보통신부의 IT명품인재양성사업과 글로벌프론티어사업·나노 기반 소프트일렉트로닉스센터의 지원을 받아 수행됐다.
[박미영 기자(mypark@boannews.com)]
<저작권자: 보안뉴스(www.boannews.com) 무단전재-재배포금지>
박미영기자 기사보기
[2024-04-18] 
.jpg)
